黄仁勋在GTC舞台上举起的那块主板，是当今AI算力的核心。但鲜为人知的是，这块板上最昂贵的部件并非GPU本身，而是环绕其周围的几块“小黑砖”——它们就是HBM（High Bandwidth Memory，高带宽显存）。
图1：GTC现场，GB300主板。故事的主角就在这块板子上。
一、HBM在哪？从“门外邻居”到“同屋室友”
传统显卡如RTX 5090，GPU周围环绕着16颗GDDR7显存颗粒，位于PCB板上，距离GPU数厘米。而在NVIDIA Blackwell等AI芯片中，显存被直接集成进封装内部——8栈HBM紧贴GPU die，距离缩短至毫米级。
图2：RTX 5090 PCB实拍。蓝框为GPU，绿框为16颗GDDR7显存。
图3：Blackwell封装内部。铜框为8栈HBM3E，蓝框为两颗GPU die。
这种集成不仅节省空间，更带来高达8TB/s的带宽和288GB容量——这已成为AI芯片性能的关键指标。
图4：Blackwell Ultra官方架构图。绿框为8个HBM控制器，金框标注288GB HBM3E与8TB/s带宽。
二、GPU为何“饿”？带宽决定AI算力上限
将GPU比作厨师，显存是仓库，导线是传菜通道。AI大模型拥有数千亿参数，每一步计算都需频繁读写显存。因此，喂数据的速度（即带宽）比计算速度更重要。
图6：GPU=厨师，显存=仓库，导线=传菜通道。
三、带宽之路：更快 or 更宽？
提升带宽只有两条路径：提高频率或增加位宽。GDDR7已逼近物理极限（单线频率达28GHz），信号串扰严重。HBM则选择“加宽车道”：单栈提供1024位宽，是GDDR7的32倍。8栈合计8192条数据通道，即便频率较低，总带宽仍碾压传统方案。
图7：GDDR7是32车道小路，HBM是1024车道高速公路。
图8：带宽 = 频率 × 位宽。
四、三万根线的封装灾难
8栈HBM需引出近3万根互连线（含供电、地址、时钟等）。传统PCB基于玻纤布+铜箔蚀刻工艺，线宽极限约几十微米（半根头发丝），无法容纳如此密集布线。
图10：传统PCB工艺难以满足HBM布线需求。
五、硅中介层：用光刻机“画线”
解决方案是采用硅中介层（silicon interposer）——在硅片上用光刻技术绘制微米级线路（可细至1微米以下）。GPU与HBM并排置于其上，所有互连通过硅中介层实现，形成2.5D封装。
图11：GPU与HBM共坐硅中介层，密布光刻走线。
六、容量不够？向天空要空间
单颗HBM通过堆叠DRAM die提升容量。例如12层堆叠可达36GB。但垂直互联成为新挑战。
图12：DRAM die堆叠成“摩天楼”。
七、TSV：芯片里的“电梯井”
通过硅通孔（TSV）实现层间通信。TSV直径仅5微米（头发丝的1/14），需用等离子体“啃”出深孔。采用Bosch工艺循环“啃-刷-砸”，确保孔道笔直。随后电镀铜填充，并将晶圆背面减薄至30微米。
图13：TSV制造中的“扇贝纹”是Bosch工艺的标志。
图14：背面减薄至30微米，铜柱露出实现层间导通。
八、两大封装门派：海力士凭“混凝土”胜出
HBM堆叠有两种主流工艺：SK海力士采用整栋焊接后灌注环氧树脂（MR-MUF），三星与美光则用逐层压合胶膜（TC-NCF）。海力士方案导热更优，在高堆叠层数下良率更高，因此赢得英伟达大单，稳居HBM市场第一。
图15：左为海力士MR-MUF工艺，右为三星/美光TC-NCF工艺。
九、代价：你多花的钱，是在替AI交房租
一块Blackwell主板集成8栈×36GB=288GB HBM，四芯片可达1.15TB。但制造1GB HBM消耗的晶圆产能相当于3GB DDR5内存。全球产能向HBM倾斜，导致普通内存条涨价。消费者多付的每一分钱，本质上是在为AI基础设施买单。
图16：1GB HBM ≈ 3GB DDR5晶圆消耗。
